PCB设计过程中常见错误归纳如下：

PCB制造过程中常见错误

（1）焊盘重叠

造成重孔，在钻孔时因为在一处多次钻孔导致断钻及孔的损伤。

多层板中,在同一位置既有连接盘,又有隔离盘,板子做出表现为 • 隔离,连接错误。

（2）图形层使用不规范

违反常规设计,如元件面设计在Bottom层,焊接面设计在TOP层, 使人造成误解。

在各层上有很多设计垃圾,如断线,无用的边框,标注等。

（3）字符不合理

字符覆盖SMD焊片,给PCB通断检测及元件焊接带来不便；

字符太小,造成丝网印刷困难,太大会使字符相互重叠,难以分辨，字体一般>40mil。

（4）单面焊盘设置孔径

单面焊盘一般不钻孔,其孔径应设计为零,否则在产生钻孔数据时,此位置出现孔的坐标.如钻孔应特殊说明；

如单面焊盘须钻孔，但未设计孔径，在输出电、地层数据时软件将此焊盘做为 SMT焊盘处理，内层将丢掉隔离盘。
 
（5）用填充块画焊盘
 
虽然能通过DRC检查,但在加工时不能直接生成阻焊数据,该焊盘覆盖阻焊剂不能焊接。

（6）电地层既设计散热盘又有信号线，正像及负像图形设计在一起，出现错误。

（7）大面积网格间距太小

网格线间距<0.3mm,PCB制造过程中,图形转移工序在显影后产生碎膜造成断线.提高加工难度。

（8）图形距外框太近

应至少保证0.2mm以上的间距(V-cut处0.35mm以上)，否则外型加工时引起铜箔起翘及阻焊剂脱落.影响外观质量（包括多层板内层铜皮）。
 
（9）外形边框设计不明确

很多层都设计了边框,并且不重合,造成线路板厂家很难判断以哪一条线成型，标准边框应设计在机械层或BOARD层，内部挖空部位要明确。
 
（10）图形设计不均匀

原理图常见错误

（1）ERC报告管脚没有接入信号：

创建封装时给管脚定义了I/O属性；

创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；

创建元件时pin方向反向，必须非pin name端连线；

而最常见的原因，是没有建立工程文件，这是初学者最容易犯的错误。

（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。

（3）创建的工程文件网络表只能部分调入线路板：生成netlist时没有选择为global。

（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate。

PCB中常见错误

（1）网络载入时报告NODE没有找到

原理图中的元件使用了pcb库中没有的封装；

原理图中的元件使用了pcb库中名称不一致的封装；

原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。

（2）打印时总是不能打印到一页纸上

创建pcb库时没有在原点；

多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符，缩小pcb, 然后移动字符到边界内。

（3）DRC报告网络被分成几个部分：

表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。

如果作较复杂得设计，尽量不要使用自动布线。

造成PCB设计过程中常见错误的原因以及反思

（1）缺乏规划：

俗谚说， "如果一个人事前没有计划，便会发现麻烦会找上门。"这当然也适用于PCB的设计。让PCB设计可以成功的许多步骤之一是，选择合适的工具。现今的PCB设计工程师可在市面上找到许多功能强大且易于使用的EDA套件。每一款都有本身独特的能力，优点和局限性。

另外，还应该注意，没有一款软件是万无一失的，所以诸如组件封装不匹配的问题是一定会发生的。
没有一款单一工具可满足你所有需求的情况是有可能发生的，虽然如此，你还是必须事先下功夫研究，努力找出最适合你需求的最佳产品。网络上的一些信息，可以帮助你快速上手。

（2）沟通不良：

尽管将线路板的设计外包给其他厂商的作法正变得越来越普遍，而且往往非常具有成本效益，但这种做法可能不适合复杂度高的PCB设计，因在这种设计中，性能和可靠性是极其关键的。

随着设计复杂度的增加，为实时地确保精确的组件布局和布线，工程师和PCB设计者之间的面对面沟通就变得非常重要，这种面对面的沟通将有助于省去日后昂贵的重做（rework）工作。
 
同样重要的是，在设计过程的早期阶段就要邀请PCB板制造商加入。他们可以对您的设计提供初步的反馈，他们可根据其流程和程序让效率最大化，长远来看，这将可帮助你省下可观的时间和金钱。让他们知道你的设计目标，在PCB布局的早期阶段邀请他们参与，你可以在产品投入生产之前即可避免任何潜在的问题，并缩短产品上市的时间。